1. 係統定義與架構設計 : 深度解讀市場需求與產品定義，主導製定硬件係統的頂層技術規格、架構框圖及接口協議

；主導關鍵技術路徑評估與決策，包括集成度方案（分立式 vs. ASIC）、封裝形式等;建立係統級性能模型，進行功耗、噪聲、靈敏度等關鍵指標的預算分配與閉環驗證。
2. 跨領域技術統籌：與材料科學家和MEMS工程師合作
，定義敏感單元的電學接口、封裝形式及工作條件;指導模擬前端與嵌入式硬件團隊，確保微弱信號采集、調理、轉換的鏈路最優；指導機械與封裝團隊，完成涉及流體、散熱
、結構強度的整機集成設計。
3. 核心器件選型與供應鏈協同：主導核心元器件（如高精度ADC、基準源、微控製器、關鍵被動器件）的選型、評估與供應商技術對接；推動關鍵物料的多源供應策略，參與供應鏈早期技術介入，把控技術風險與成本;評估並引入先進的硬件工藝與製造技術，提升產品競爭力。
4. 係統集成與設計保障：主導係統級設計評審、技術難題攻關及多板協同
、信號完整性/電源完整性等係統級問題解決；建立硬件可靠性設計規範與測試標準，主導設計失效模式與影響分析，確保產品滿足壽命與環境要求;主導硬件平台的演進規劃與技術預研，驅動架構持續優化。


任職要求：
1. 電子工程
、微電子
、儀器科學等相關專業碩士及以上學曆。
2. 8年以上複雜電子係統硬件開發經驗，其中至少3年擔任硬件係統架構師、首席硬件工程師或同等職責角色
，擁有主導成功量產的高精度測量儀器、高端傳感器或複雜消費電子產品的完整經驗。具備從需求到量產的完整硬件項目周期管理經驗。
3. 精通模擬/數字/混合信號電路設計，對低噪聲、高精度、低功耗設計有深刻理解和成功實踐。
4. 熟練使用至少一種係統建模工具，能對信號鏈、電源鏈、熱鏈路進行定量分析與預算分配。
5. 深入理解傳感器原理
、嵌入式係統架構、DFX（可製造性、可測試性
、可靠性）設計及硬件開發流程。
6. 能夠基於不完整信息做出穩健的技術決策
，並清晰闡述其背後的權衡邏輯。